Comprobación 1 Problema 1

Transcript

  Comprobación 1Problema 1 Un sistema sencillo para hacer una votación secreta es utilizar un circuito combinacionalcuyas entradas están controladas por interruptores que puedan accionar los miembrosdel jurado. La salida del circuito será 0 o 1 en función de cómo hayan puesto losinterruptores la mayoría de los miembros del jurado.El sistema que queremos realizar es el siguiente. Hay dos tribunales: A y B. El tribunal Atiene cuatro miembros (a, b, c, d) y el tribunal B tres (e, f, g). El veredicto será: • El del tribunal A en caso de que en éste no se produzca empate (F2=0). • Si se produce empate en el tribunal A (F2=1), el veredicto será el del tribunal B. Tabla 1. Tabla de la verdad para f1 y f2 a b c d f1 f2a'ac'1 d'11dc11 1d'b' b b' Figura 1. MK para f1 a'ac'1 d'1 11dc1 1 111 1 1 d'b' b b' Figura 2. MK para f2 0 0 0 0 0 0 01 0 0 0 1 0 02 0 0 1 0 0 03 0 0 1 1 1 x(1)4 0 1 0 0 0 05 0 1 0 1 1 x(1)6 0 1 1 0 1 x(1)7 0 1 1 1 0 18 1 0 0 0 0 09 1 0 0 1 1 x(1)10 1 0 1 0 1 x(1)11 1 0 1 1 0 112 1 1 0 0 1 x(1)13 1 1 0 1 0 114 1 1 1 0 0 115 1 1 1 1 0 1 Figura 3. MK con maxtérminos para f1Figura 4. MK con maxtérminos para f2Suma de productos          Producto de sumas  ()()()()       Expresión para NAND         Expresión para NOR  ()()()()       Tabla 2. Tabla de la verdad para f3 e f g f3e' ef'1f 1 1 1g' g g' Figura 5. MK para f3 0 0 0 0 01 0 0 1 012 0 1 0 03 0 1 1 14 1 0 0 05 1 0 1 16 1 1 0 17 1 1 1 1 Figura 6. MK con maxtérminos para f3Suma de productos     Producto de sumas     Expresión NAND      Expresión NOR     Tabla 3. Tabla de la verdad para la salida S f1 f2 f3 Sf1'f1f2' 1f'211 1f3' f3 f3' Figura 7. MK para la salida S 0 0 0 0 01 0 0 1 02 0 1 0 13 0 1 1 14 1 0 0 05 1 0 1 16 1 1 0 07 1 1 1 1 Figura 8. MK con maxtérminos para S   Suma de productos     Producto de sumas     Expresión NAND     Expresión NOR        Figura 9. Circuito Parte 1 con compuertas convencionales    Figura 10. Circuito Parte 1 con compuertas NAND VCC5VJ1Tecla = AJ2Tecla = BJ3Tecla = CJ4Tecla = DU1NAND2U2NAND2U3NAND2U4NAND2U5NAND4U6NAND4U7NAND4U8NAND4U9NAND4U10NAND4U11NAND6X12.5 VU12NOTU13NAND2U14NAND2U15NAND2U16NAND2U17NAND2U18NAND5X22.5 VVCC5VJ5Tecla = AJ6Tecla = AJ7Tecla = AU19NAND2U20NAND2U21NAND2U22NAND3X32.5 V F3 U23NAND2U24NAND2U25NAND2X42.5 V F1F2